



**Schriftlicher Test
Rechnerorganisation
19.02.2016**

Fakultät IV
Institut für Technische Informatik und
Mikroelektronik
FG Architektur Eingebetteter Systeme

Nachname	:
Vorname	:
Matrikelnummer	:
Studiengang	:

Aufgabe	1	2	3	4	Σ
max. Punkte	12	11	8	9	40
erreichte Punkte					
Korrektor					

Wichtige Hinweise:

- Füllen Sie das Deckblatt aus und versehen Sie alle abgegebenen Seiten mit Namen und Matrikelnummer.
- Es sind nur dokumentechte Stifte erlaubt, die nicht bunt sind (keine Bleistifte, radierbare Kulis, Buntstifte...).
- Es darf ein nicht-programmierbarer Taschenrechner verwendet werden.
- Alle elektronischen Geräte sind auszuschalten. Ein eingeschaltetes Handy gilt als Täuschungsversuch.
- Der Test dauert 60 Minuten.
- Bei jeder Aufgabe steht, wieviele Punkte erzielt werden können.
- Für die Lösungen sind die beigehefteten Aufgabenblätter zu verwenden; Zusatzblätter werden nach Bedarf ausgegeben.
- Alle Lösungswege müssen nachvollziehbar und alle Endergebnisse deutlich gekennzeichnet sein.
- Täuschungsversuche werden mit einem Nichtbestehen des Moduls bzw. des Tests geahndet.


1. Aufgabe: Datenpfaderweiterung (12 Punkte)

Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion

```
min $t0, $t1, $t2
```

erweitert werden, welche den kleineren der beiden Registerwerte $\$t1$ und $\$t2$ in einem Zielregister $\$t0$ speichert.

- (a) Wie sieht eine MIPS-Assembler Implementierung dieser Instruktion ohne Pseudo-Befehle aus?
- (b) Welches Befehlsformat würden Sie für die neue Instruktion wählen? Geben Sie die Belegung der einzelnen Befehlsfelder an.
- (c) Erweitern Sie die den Datenpfad um die benötigte Hardware, damit die $\min(a,b)$ Instruktion unterstützt wird. Sie dürfen dafür alle in der Vorlesung vorgestellten und im Datenpfad enthaltenen Gatter und Komponenten verwenden.
- (d) Geben Sie die Werte der Steuersignale an, damit der $\min(a,b)$ Befehl ausgeführt wird. Verwenden Sie *don't care* wenn möglich.



2. Aufgabe: Pipelining (11 Punkte)

Gegeben ist folgender MIPS-Assembler Code:

```
1 add      $t1, $t2, $t3
2 sub      $t4, $t2, $t5
3 or       $t6, $t1, $t4
4 and      $t7, $t8, $t9
5 lw       $t9, 4($t7)
6 sub      $t2, $t1, $t3
7 lw       $t1, 16($t9)
```

Angenommen, der Code soll auf dem MIPS Pipelined Prozessor **ohne** Forwarding Unit und Hazard Detection ausgeführt werden.

- Identifizieren und benennen Sie alle möglich auftretenden Hazards.
- Fügen Sie `NOP` Operationen in den Code ein, um Hazards zu verhindern.
- Minimieren Sie die Anzahl der notwendigen `NOPs` durch Veränderung der Codereihenfolge, ohne die Funktionalität des Codes zu beeinflussen.
- Wie groß ist der CPI des Code-Abschnitts vor und nach Ihrer Optimierung? Gehen Sie davon aus, dass die Pipeline zu Beginn der Code-Ausführung leer ist. Welchen Speed-Up konnten Sie erzielen?

Name:

Mtr.-Nr.:

3. Aufgabe: Caches (8 Punkte)

Jeder Rechenkern des neuen IBM Power8 Prozessors verfügt über einen 64KB großen, 8-fach satz-assoziativen primären (= Level1) Datencache mit 128B großen Blöcken. Die Power8 Architektur arbeitet mit 64bit großen Adressen.

- (a) Wie lang ist der L1-Cache Index und wie lang ist der Tag? Geben Sie die Größen in bit an.
- (b) Auf welchen Satz wird die hexadezimale Byte-Adresse
0x0123 4567 89ab cdef
abgebildet? Geben Sie den Index als Dualzahl, Hexadezimalzahl oder Dezimalzahl an.

Insgesamt verfügt der Prozessor über vier Cache-Ebenen. Der Einfachheit halber betrachten wir aber nur die ersten beiden (L1 und L2 Cache) und zählen L3 und L4 Cache zum Hauptspeicher; ihre Zugriffszeiten müssen also nicht gesondert betrachtet werden. Nehmen wir an, die verschiedenen Speicher verfügen über die folgenden Zugriffszeiten:

Level 1 Datencache	3 Taktzyklen
Level 2 Datencache	12 Taktzyklen
Hauptspeicher	130 Taktzyklen

Eine Messung auf dem System hat außerdem folgende Fehlzugriffsraten für unser Programm ergeben:

Fehlzugriffsrate Level 1 Cache	2%
Fehlzugriffsrate Level 2 Cache	20%

- (d) Erklären Sie kurz die relativ hohe Fehlzugriffsraten im Level 2 Cache.
- (e) Berechnen Sie die durchschnittliche Speicherzugriffszeit (*average memory access time, AMAT*) für unser Programm.

Name:

Mtr.-Nr.:

4. Aufgabe: Leistung (9 Punkte)

Notebooks haben heutzutage die Eigenschaft, dass zwischen verschiedenen Energie- und Performanceinstellungen gewechselt werden kann. In dieser Aufgabe betrachten wir ein Notebook, dessen Prozessor über einen Hochleistungsbetrieb und einen Energiesparbetrieb verfügt. Der Energiesparmodus wird immer automatisch aktiviert, wenn das Notebook im Akkubetrieb ist.

Im Hochleistungsbetrieb läuft der Prozessor bei einer Frequenz von 3 GHz und hat einen durchschnittlichen Durchsatz von $1,5 \cdot 10^9$ Befehlen pro Sekunde. Dabei verbraucht der Prozessor 95 Watt. Im Energiesparmodus wird die Frequenz auf 2,3 GHz gesenkt und der Prozessor verbraucht nur noch 35 Watt (zur Erinnerung: $1W = 1 \frac{J}{s}$).

Außerdem verbringt der Prozessor durchschnittlich 20% seiner Zeit damit, das auf dem Notebook installierte Betriebssystem auszuführen.

- (a) Wie hoch ist der Durchsatz an Instruktionen für ein Anwendungsprogramm, wenn dieses zusätzlich zum Betriebssystem auf dem Prozessor ausgeführt wird? Geben Sie den Wert sowohl für den Hochleistungs- als auch den Energiesparmodus an.

Der Nutzer möchte nun auf dem Notebook ein solches Anwendungsprogramm mit $5 \cdot 10^9$ Befehlen ausführen.

- (b) Wie lang sind die Ausführungszeiten im Hochleistungs- und im Energiesparmodus?
- (c) Wie hoch ist die prozentuale Energieeinsparung, wenn das Programm im Energiesparmodus ausgeführt wird?
- (d) Wie verändert sich die Ausführungszeit des Programms, wenn nach 2s in den Akkubetrieb gewechselt wird?

Name:

Mtr.-Nr.:

Name:

Mtr.-Nr.:

MIPS Reference Data Card ("Green Card") 1. Pull along perforation to separate card 2. Fold bottom side (columns 3 and 4) together

MIPS Reference Data



CORE INSTRUCTION SET			OPCODE / FUNCT (Hex)
NAME, MNEMONIC	FOR-MAT	OPERATION (in Verilog)	
Add	add R	R[rd] = R[rs] + R[rt]	(1) 0/20 _{hex}
Add Immediate	addi I	R[rt] = R[rs] + SignExtImm	(1,2) 8 _{hex}
Add Imm. Unsigned	addiu J	R[rt] = R[rs] + SignExtImm	(2) 9 _{hex}
Add Unsigned	addu R	R[rd] = R[rs] + R[rt]	0/21 _{hex}
And	and R	R[rd] = R[rs] & R[rt]	0/24 _{hex}
And Immediate	andi I	R[rt] = R[rs] & ZeroExtImm	(3) 9 _{hex}
Branch On Equal	beq J	if(R[rs]==R[rt]) PC=PC+4+BranchAddr	(4) 4 _{hex}
Branch On Not Equal	bne J	if(R[rs]!=R[rt]) PC=PC+4+BranchAddr	(4) 5 _{hex}
Jump	j J	PC=JumpAddr	(5) 2 _{hex}
Jump And Link	jal J	R[31]=PC+8;PC=JumpAddr	(5) 3 _{hex}
Jump Register	jr R	PC=R[rs]	0/08 _{hex}
Load Byte Unsigned	lbu I	R[rt] = (24'b0.M[R[rs] + SignExtImm](7:0))	(2) 24 _{hex}
Load Halfword Unsigned	lhu J	R[rt] = (16'b0.M[R[rs] + SignExtImm](15:0))	(2) 25 _{hex}
Load Linked	ll I	R[rt] = M[R[rs]+SignExtImm]	(2,7) 30 _{hex}
Load Upper Imm.	lui I	R[rt] = (imm, 16'b0)	fi _{hex}
Load Word	lw I	R[rt] = M[R[rs]+SignExtImm]	(2) 23 _{hex}
Nor	nor R	R[rd] = ~(R[rs] R[rt])	0/27 _{hex}
Or	or R	R[rd] = R[rs] R[rt]	0/25 _{hex}
Or Immediate	ori I	R[rt] = R[rs] ZeroExtImm	(3) d _{hex}
Set Less Than	slt R	R[rd] = (R[rs] < R[rt]) ? 1 : 0	0/2a _{hex}
Set Less Than Imm. Unsigned	slti I	R[rt] = (R[rs] < SignExtImm) ? 1 : 0	(2,6) b _{hex}
Set Less Than Unsig.	sltui R	R[rd] = (R[rs] < R[rt]) ? 1 : 0	(6) 0/2b _{hex}
Shift Left Logical	sll R	R[rd] = R[rt] << shamt	0/00 _{hex}
Shift Right Logical	srl R	R[rd] = R[rt] >> shamt	0/02 _{hex}
Store Byte	sb I	M[R[rs]+SignExtImm](7:0) = R[rt](7:0)	(2) 28 _{hex}
Store Conditional	sc I	M[R[rs]+SignExtImm] = R[rt]; R[rt] = (atomic) ? 1 : 0	(2,7) 38 _{hex}
Store Halfword	sh I	M[R[rs]+SignExtImm](15:0) = R[rt](15:0)	(2) 29 _{hex}
Store Word	sw I	M[R[rs]+SignExtImm] = R[rt]	(2) 2b _{hex}
Subtract	sub R	R[rd] = R[rs] - R[rt]	(1) 0/22 _{hex}
Subtract Unsigned	subu R	R[rd] = R[rs] - R[rt]	0/23 _{hex}

(1) May cause overflow exception
 (2) SignExtImm = { 16{immediate[15]}, immediate }
 (3) ZeroExtImm = { 16{1b'0'}, immediate }
 (4) BranchAddr = { 14{immediate[15]}, immediate, 2'b0 }
 (5) JumpAddr = { PC+4[31:28], address, 2'b0 }
 (6) Operands considered unsigned numbers (vs. 2's comp.)
 (7) Atomic test&set pair, R[rt] = 1 if pair atomic, 0 if not atomic

BASIC INSTRUCTION FORMATS

R	opcode	rs	rt	rd	shamt	funct
	31	26-25	21-20	16-15	11-10	6-5
I	opcode	rs	rt	immediate		
	31	26-25	21-20	16-15		
J	opcode	address				
	31	26-25				

ARITHMETIC CORE INSTRUCTION SET

NAME, MNEMONIC	FOR-MAT	OPERATION	OPCODE / FUNCT (Hex)
Branch On FP True	bctc FJ	if(FPcond)PC=PC+4+BranchAddr	(4) 11/8/1-
Branch On FP False	bctf FJ	if(!FPcond)PC=PC+4+BranchAddr	(4) 11/8/0-
Divide	div R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]	0/-/-1a
Divide Unsigned	divu R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]	(6) 0/-/-1b
FP Add Single	add.s FJ	F[fd] = F[fs] + F[ft]	11/10/-0
FP Add Double	add.d FJ	F[fd][F[fd+1]] = {F[fs],F[fs+1]} + {F[ft],F[ft+1]}	11/11/-0
FP Compare Single	cmp.s* FJ	FPcond = (F[fs] op F[ft]) ? 1 : 0	11/10/-y
FP Compare Double	cmp.d* FJ	FPcond = ((F[fs],F[fs+1]) op (F[ft],F[ft+1])) ? 1 : 0	11/11/-y
FP Divide Single	div.s FJ	F[fd] = F[fs] / F[ft]	11/10/-3
FP Divide Double	div.d FJ	{F[fd],F[fd+1]} = {F[fs],F[fs+1]} / {F[ft],F[ft+1]}	11/11/-3
FP Multiply Single	mul.s FJ	F[fd] = F[fs] * F[ft]	11/10/-2
FP Multiply Double	mul.d FJ	{F[fd],F[fd+1]} = {F[fs],F[fs+1]} * {F[ft],F[ft+1]}	11/11/-2
FP Subtract Single	sub.s FJ	F[fd] = F[fs] - F[ft]	11/10/-1
FP Subtract Double	sub.d FJ	{F[fd],F[fd+1]} = {F[fs],F[fs+1]} - {F[ft],F[ft+1]}	11/11/-1
Load FP Single	lwc1 I	F[rt] = M[R[rs]+SignExtImm]	(2) 31/-/-1-
Load FP Double	lwc2 I	F[rt+1] = M[R[rs]+SignExtImm+4]	(2) 35/-/-1-
Move From Hi	mfhi R	R[rd] = Hi	0/-/-10
Move From Lo	mflo R	R[rd] = Lo	0/-/-12
Move From Control	mfctl R	R[rd] = CR[rs]	10/0/-0
Multiply	mult R	{Hi,Lo} = R[rs] * R[rt]	0/-/-18
Multiply Unsigned	multu R	{Hi,Lo} = R[rs] * R[rt]	(6) 0/-/-19
Shift Right Arith.	sra R	R[rd] = R[rt] >> shamt	0/-/-13
Store FP Single	swc1 I	M[R[rs]+SignExtImm] = F[rt]	(2) 39/-/-1-
Store FP Double	swc2 I	M[R[rs]+SignExtImm] = F[rt]; M[R[rs]+SignExtImm+4] = F[rt+1]	(2) 3d/-/-1-

FLOATING-POINT INSTRUCTION FORMATS

FR	opcode	funct	ft	fs	fd	funct
	31	26-25	21-20	16-15	11-10	6-5
FI	opcode	funct	ft	immediate		
	31	26-25	21-20	16-15		

PSEUDOINSTRUCTION SET

NAME	MNEMONIC	OPERATION
Branch Less Than	blt	if(R[rs]<R[rt]) PC = Label
Branch Greater Than	bgt	if(R[rs]>R[rt]) PC = Label
Branch Less Than or Equal	bltle	if(R[rs]<=R[rt]) PC = Label
Branch Greater Than or Equal	bgtge	if(R[rs]>=R[rt]) PC = Label
Load Immediate	li	R[rd] = immediate
Move	move	R[rd] = R[rs]

REGISTER NAME, NUMBER, USE, CALL CONVENTION

NAME	NUMBER	USE	PRESERVED/CROSS A CALL?
\$zero	0	The Constant Value 0	N.A.
\$at	1	Assembler Temporary	No
\$v0-\$v1	2-3	Values for Function Results and Expression Evaluation	No
\$a0-\$a3	4-7	Arguments	No
\$t0-\$t7	8-15	Temporaries	No
\$s0-\$s7	16-23	Saved Temporaries	Yes
\$i8-\$i9	24-25	Temporaries	No
\$k0-\$k1	26-27	Reserved for OS Kernel	No
\$gp	28	Global Pointer	Yes
\$sp	29	Stack Pointer	Yes
\$fp	30	Frame Pointer	Yes
\$ra	31	Return Address	Yes

③

OPCODES, BASE CONVERSION, ASCII SYMBOLS

MIPS opcode (31:26)	(1) MIPS funct (5:0)	(2) MIPS funct (5:0)	Binary	Decimal	Hexa-decimal	ASCII Character	Decimal	Hexa-decimal	ASCII Character
(1)	sll	sub.f	00 0000	0	0	NUL	64	40	@
	sub	sub.f	00 0001	1	1	SOH	65	41	A
	mul	mul.f	00 0010	2	2	STX	66	42	B
	div	div.f	00 0011	3	3	ETX	67	43	C
	sllv	sub.f	00 0100	4	4	EOT	68	44	D
	abs	abs.f	00 0101	5	5	ENQ	69	45	E
	mv	mv.f	00 0110	6	6	ACK	70	46	F
	neg	neg.f	00 0111	7	7	BEL	71	47	G
	jr		00 1000	8	8	BS	72	48	H
	jalr		00 1001	9	9	HT	73	49	I
	mvz		00 1010	10	a	LF	74	4a	J
	movz		00 1011	11	b	VT	75	4b	K
	syscall	round.w.f	00 1100	12	c	FF	76	4c	L
	break	trunc.w.f	00 1101	13	d	CR	77	4d	M
	ecall	ceil.w.f	00 1110	14	e	SO	78	4e	N
	sync	floor.w.f	00 1111	15	f	SI	79	4f	O
(2)	mtlh		01 0000	16	10	DLE	80	50	P
	mtlh		01 0001	17	11	DC1	81	51	Q
	mtlh		01 0010	18	12	DC2	82	52	R
	mtlh		01 0011	19	13	DC3	83	53	S
	mtlh		01 0100	20	14	DC4	84	54	T
	mtlh		01 0101	21	15	NAK	85	55	U
	mtlh		01 0110	22	16	SYN	86	56	V
	mtlh		01 0111	23	17	ETB	87	57	W
	mtlh		01 1000	24	18	CAN	88	58	X
	mtlh		01 1001	25	19	EM	89	59	Y
	div		01 1010	26	1a	SUB	90	5a	Z
	divu		01 1011	27	1b	ESC	91	5b	[
			01 1100	28	1c	PS	92	5c	\
			01 1101	29	1d	GS	93	5d]
			01 1110	30	1e	RS	94	5e	^
			01 1111	31	1f	US	95	5f	_
	add	rvt.w.f	10 0000	32	20	Space	96	60	`
	addu	rvt.w.f	10 0001	33	21	!	97	61	a
	sub		10 0010	34	22	"	98	62	b
	subu		10 0011	35	23	#	99	63	c
	and	rvt.w.f	10 0100	36	24	\$	100	64	d
	and		10 0101	37	25	%	101	65	e
	xor		10 0110	38	26	&	102	66	f
	xor		10 0111	39	27	'	103	67	g
	or		10 1000	40	28	(104	68	h
	or		10 1001	41	29)	105	69	i
	and		10 1010	42	2a	*	106	6a	j
	and		10 1011	43	2b	+	107	6b	k
	or		10 1100	44	2c	,	108	6c	l
	or		10 1101	45	2d	-	109	6d	m
	or		10 1110	46	2e	.	110	6e	n
	or		10 1111	47	2f	/	111	6f	o
	lwr		11 0000	48	30	0	112	70	p
	lwr		11 0001	49	31	1	113	71	q
	lwr		11 0010	50	32	2	114	72	r
	lwr		11 0011	51	33	3	115	73	s
	lwr		11 0100	52	34	4	116	74	t
	lwr		11 0101	53	35	5	117	75	u
	lwr		11 0110	54	36	6	118	76	v
	lwr		11 0111	55	37	7	119	77	w
	lwr		11 1000	56	38	8	120	78	x
	lwr		11 1001	57	39	9	121	79	y
	lwr		11 1010	58	3a	:	122	7a	z
	lwr		11 1011	59	3b	;	123	7b	{
	lwr		11 1100	60	3c	<	124	7c	
	lwr		11 1101	61	3d	=	125	7d	}
	lwr		11 1110	62	3e	>	126	7e	~
	lwr		11 1111	63	3f	?	127	7f	DEL

(1) opcode(31:26) = 0
 (2) opcode(31:26) = 17_{ten} (11_{hex}); if fmf(25:21) = 16_{ten} (10_{hex}) f = s (single);
 if fmf(25:21) = 17_{ten} (11_{hex}) f = a (double)

IEEE 754 FLOATING-POINT STANDARD

$(-1)^S \times (1 + \text{Fraction}) \times 2^{(\text{Exponent} - \text{Bias})}$
 where Single Precision Bias = 127,
 Double Precision Bias = 1023.


④

IEEE 754 Symbols


Exponent	Fraction	Object
0	0	± 0
0	$\neq 0$	\pm Denorm.
1 to MAX - 1	anything	\pm Fl. Pt. Num.
MAX	0	$\pm \infty$
MAX	$\neq 0$	NaN

S.P. MAX = 255, D.P. MAX = 2047


IEEE Single Precision and Double Precision Formats:




MEMORY ALLOCATION




STACK FRAME



DATA ALIGNMENT



EXCEPTION CONTROL REGISTERS: CAUSE AND STATUS



BD = Branch Delay, UM = User Mode, EL = Exception Level, IE = Interrupt Enable

EXCEPTION CODES

Number	Name	Cause of Exception	Number	Name	Cause of Exception
0	Int	Interrupt (hardware)	9	Bp	Breakpoint Exception
4	AdEL	Address Error Exception (load or instruction fetch)	10	RI	Reserved Instruction Exception
5	AdES	Address Error Exception (store)	11	CpU	Coprocessor Unimplemented
6	IBE	Bus Error on Instruction Fetch	12	Ov	Arithmetic Overflow Exception
7	DBE	Bus Error on Load or Store	13	Tr	Trap
8	Sys	Syscall Exception	15	FPE	Floating Point Exception

SIZE PREFIXES (10³ for Disk, Communication; 2³ for Memory)

SIZE	PRE-FIX	SIZE	PRE-FIX	SIZE	PRE-FIX	SIZE	PRE-FIX
10 ³ , 2 ¹⁰	Kilo-	10 ¹⁵ , 2 ⁵⁰	Peta-	10 ³	milli-	10 ⁻¹⁵	femto-
10 ⁶ , 2 ²⁰	Mega-	10 ¹⁸ , 2 ⁶⁰	Exa-	10 ⁻⁶	micro-	10 ⁻¹⁸	atto-
10 ⁹ , 2 ³⁰	Giga-	10 ²¹ , 2 ⁷⁰	Zetta-	10 ⁻⁹	nano-	10 ⁻²¹	zepto-
10 ¹² , 2 ⁴⁰	Tera-	10 ²⁴ , 2 ⁸⁰	Yotta-	10 ⁻¹²	pico-	10 ⁻²⁴	yocto-

The symbol for each prefix is just its first letter, except μ is used for micro.

MIPS Reference Data Card ("Green Card") 1. Pull along perforation to separate card 2. Fold bottom side (columns 3 and 4) together